3D-Integration von Nanoelektronik-Systemen durch Stapelung ungehäuster Chips ermöglicht es, vielfältige Funktionen kompakt und energieeffizient zu realisieren. Das vom Bundesministerium für Bildung und Forschung unter dem Förderkennzeichen 01 M 3090 geförderte Projekt NEEDS schafft Grundlagen eines durchgängigen 3D-Designflows mit geeigneten Analyse-, Explorations- und Synthesemethoden und ermöglicht erstmals die gemeinsame Analyse und Optimierung wichtiger Kosten- und Performanzfaktoren (z.B. Energieverbrauch, Kosten, Testbarkeit).

OFFIS erforscht im Rahmen von NEEDS thermische Modelle für 3D-Chips, welche die Grundlage für eine thermische Simulation des Systems darstellen. Gemeinsam mit der simulativ ermittelten Aktivität des Systems kann dann eine thermische Analyse durchgeführt und das System hinsichtlich thermischer Aspekte bewertet werden. NEEDS erforscht wesentliche Aspekte des 3D-Entwurfs wie Floorplaning, Networks-on-Chip, thermische Analyse und Testbarkeit, die mittels einer Wissensbasis die ganzheitliche 3D-Designspace-Exploration ermöglichen. Um die, für die 3D-Designspaceexploration notwendige ganzheitliche Simulation des Systems zu ermöglichen, erstellt OFFIS in Kooperation mit dem Partner Fraunhofer EAS eine Kopplung der Simulatoren für die analogen bzw. die digitalen Komponenten des Systems. Verfahren für die 3D-Integration werden am Demonstrator vorgestellt. Die erlangte Entwurfskompetenz wird anschließend für den industriellen Einsatz vorbereitet, um in 5-10 Jahren einen breiten Einsatz gestapelter Chips in neuartigen Produkten zu ermöglichen.